반도체 패키징 기술 개발이 활기를 띠고 있다.
특히, 로직과 DRAM의 고도 연계가 요구되는 AI(인공지능) 서버용 학습 칩 니즈를 충족하기 위해 다양한 형태의 패키징이 제안되고 있다.
반도체 산업계는 패키징 대형화에도 초점을 맞추고 있다. 전공정에서 300밀리미터 웨이퍼 1장을 원칩화하는 등 극단적인 사례도 관찰된다.
아울러 WLCSP(Wafer Level Chip Scale Package)와 PLP(Panel Level Packag