반도체, 65nm 프로세스로 전환!
|
일본ㆍ미국 중심 생산준비 활발 … 차세대 요소기술 활용 확대 반도체기업들이 차세대제품으로 선보일 선폭 65nm(나노미터) 프로세스제품 생산준비가 순조롭게 추진되고 있다.일본기업 중 Toshiba는 30mm 실리콘웨이퍼 65nm 프로세서 대응설비 생산을 2005년 하반기 이후 본격화하고 2006년 하반기부터는 선폭 55nm 제품 생산에 돌입할 예정이다. 미국의 Texas Instrument는 이미 샘플출하를 개시했고, Intel은 2005년 30mm 실리콘웨이퍼를 대체할 3공장을 65nm 프로세스로 세분화할 계획이다. 반도체 프로세스는 90nm 시대로 돌입하면서 실제 소프트웨어 장착과 전기누전, 듀얼더머신(동배선공법)에서 기술의 장벽이 높았다. 65nm 세대에서는 리소그래피(회로전이) 장치나 재료에서 근본적인 검토가 필요하게 돼 해결방법이 어느 정도 정해진 상태로 제조장치 메이커의 대처도 진행되고 있어 반도체 프로세스는 더욱 세분화할 것이 확실시되고 있다. 일본에서 65nm 프로세스 도입으로 눈에 띄는 것은 플래시 메모리 제품으로 나타나고 있다. 특히, Toshiba의 협력기업인 미국 Sun Disk는 2005년 가을 Yokkaichi 공장(파브3)에서 ArF 투입과 같은 차세대 프로세스를 채용해 한번에 선폭 55nm 제품 생산에 돌입할 예정이다. 파브3의 크린룸은 4분의 1 정도만 사용되고 있어 증산여력이 충분한 상태이다. 르네상스 테크놀러지도 2005년 안에 샘플출하를 목표로 8기가비트(Gb)의 AG-AND형 플래시 메모리 개발을 추진하고 있다. Toshiba는 2005년 Oita 공장에서 300mm 웨이퍼 대처라인으로 미국 자이릭스용 FPGA(대규모 프로그램 가능 로직 디바이스)의 수주생산을 90nm 프로세스로 시작했지만 곧 65nm 프로세스로 전환할 방침이다. 수주생산에서는 Fujitsu가 로직IC 전용 300mm 90/65nm에 대응하는 미에공장을 가동하고 있다. NEC전기는 저소비전력 기술을 미국 트랜스메터에서 도입해 90/65/45nm 프로세스 반도체에 적용하고 있다. 반도체기업들이 다양하게 연구하고 있지만, 반도체 대기업의 합작기업인 Cerito(반도체 첨단 테크놀러지)에서는 65nm CMOS 프로세스로 대응하기 위한 기간기술을 이미 개발했다. 미세화에 따른 전류의 누출 증가에 대응해 HfSiON의 고유전률 절연막을 사용함으로써 일반적인 산화실리콘재료 환산의 막 두께(EOT) 1.2-1.5nm에 적절한 전자이동을 실현했다. 또 배선에서는 공공(空孔) MSQ(Methyl-Silses-Quioxane)를 스핀처리(SOD)한 막이나 단소첨가 산화실리콘(SiOC)의 CVD(화학적 기상증착)막이라는 저유전률 층간절연막을 채용해 10기가파스칼 강도와 2.7이하의 저유전률을 동시에 만족시켰다. 신기술을 적용하면 효율적으로 미세화를 추진할 수 있게 된다. 미국에서는 로직 주체의 전개가 시행되고 있다. 인텔은 2005년 설비투자와 연구개발에 약 10조원을 투입해 마이크로프로세서(MPU)를 65nm로 세분화하고 있고, AMD도 건설중인 獨新공장에서 65nm에 대처할 계획이다. TI는 최초로 선폭 65nm 실리콘 프로세스를 채용해 휴대전화용 디지털베이스 밴드디바이스 샘플 생산을 시작했다. 칩 면적은 90nm 프로세스에 비해 약 2분의 1정도이고, 트랜지스터 성능도 40% 향상했으며, 누전은 예전에 비해 1000분의 1정도로 낮췄다. 최대 11층 동배선으로 유도률은 2.8-2.9의 유기 OSG 절연막을 사용한다. 이밖에 이태리, 프랑스가 합작한 ST Microelectronics도 2004년 말 65nm에 대응할 수 있는 설계환경을 정비해 150 이상의 라이브러리(LSI 기본 논리회로 설계 데이터)를 준비하고 있다. 디바이스 메이커의 요구에 맞춰 제조장치 메이커들도 65nm 프로세스 대응을 강화하고 있다. 미국 AMAT는 선폭 65nm 프로세스에 대처해 최초로 자동 OPC(광근접효과 보정)검정장치를 제품화해 머스크 검증시간을 수작업에 비해 90% 줄일 수 있도록 했다. 미국 KLA텐콜도 피장 150nm 진공자외(VUVSE)의 엷은 막계측시스템을 제품화해 65nm 프로세스용 게이트 질화막과 고유전률 절연막, 저유전률 층간절연막, 반사방지막(ARC) 측정을 가능하게 했다. <화학저널 2005/08/19> |
한줄의견
관련뉴스
| 제목 | 날짜 | 첨부 | 스크랩 |
|---|---|---|---|
| [반도체소재] 반도체소재, 3D 낸드 플래시 시장 본격화 | 2026-01-07 |
| 제목 | 날짜 | 첨부 | 스크랩 |
|---|---|---|---|
| [반도체소재] 반도체 소재 투자전략 ②, 한국·타이완 투자 분산으로 공급망 편재 위험성 방지한다! | 2026-01-05 | ||
| [반도체소재] 중국, 반도체‧디스플레이 핵심시장 부상 | 2026-01-05 | ||
| [반도체소재] 반도체 소재 투자전략 ①, AI·고성능 반도체 급성장 삼성·SK 수요를 커버하라! | 2025-12-19 | ||
| [무기화학/CA] 불소화학, 반도체 투자 확대로 글로벌 수요 급증한다! | 2025-12-19 |
