차세대 패키징 기술이 반도체산업 진화와 함께 주목되고 있다.
최근 차세대 패키징 기술로 복수의 칩을 단일 디바이스에 집약하는 이종집적화(Heterogeneous Integration)와 로직 칩을 미세화시켜 선별 탑재하는 칩렛(Chiplet), TSV(실리콘 관통전극)를 활용한 3D화 등 개발이 활성화되고 있으며 인터포저(Interposer)를 활용한 2.5D 패키지 도입이 확대되고 있다.
특히, 일본이 부품 및 장치 분야 이노베이션에 기대를 걸고 산·학·관 협력을 추진하는 것으로 알려졌다.

전공정 이어 후공정 성능 향상 “초점”
반도체는 최근 후공정을 둘러싼 시장 기대가 고조되고 있다.
반도체는 전력으로 작동하며 소형화하면 고밀도화가 가능하고 적은 양의 전자로 가동할 수 있어 지금까지 웨이퍼 위에 반도체 소재를 형성하는 전공정에서 트랜지스터 소형화로 성능 향상을 진행했다.
그러나 최근 장치 관련 제조코스트 급등과 수율 악화 문제가 제기되고 있고 기술 개발 고난도화 역시 추가적인 성능 향상을 가로막고 있다.
따라서 웨이퍼에서 반도체 소자를 자르고 배선 공정을 거쳐 패키징하는 후공정에서 성능 향상을 기대하는 분위기가 형성되고 있다.
3D 실장은 GPU(Graphics Processing Unit)에 고대역 메모리(HBM)를 탑재하는 것을 시작으로 시스템 온 칩(SoC)에 도입됐으며 CPU 분야에서 AMD에 이어 인텔(Intel)이 2.5D를 도입함에 따라 3D화에 대한 기대가 확대되고 있다.
여기에 전공정에서 칩 대형화와 수율이 문제가 되는 가운데 미세화와 양품 선별이 가능한 칩렛 보급이 예상되고 있다. 칩렛은 CPU에서 세대 교체가 빠르게 일어나는 코어 프로세스와 4-5년 동안 사용할 수 있는 신호교환 부분 등을 분리할 수 있기 때문에 신제품 개발 부담을 줄일 수 있을 것으로 평가된다.

일본, Joint2 컨소시엄 통해 패키징 고기능화
일본은 민관 협력을 통해 패키징 기술을 개발하고 있다.
3D 실장은 일반적인 1개 칩을 1개 패키지에 부착하는 공법과 비교했을 때 칩 배치와 접합 등 구조적으로 매우 복잡해지게 된다.
또 개별 칩마다 배선용 전극 사이즈가 상이하기 때문에 2.5D 인터포저 및 재배선층 이용이 시작됐으며 봉지재 및 배선 소재 등과 임시 부착용 테이프, CMP(화학적 기계연마) 등 설비 및 공정을 망라한 생산라인 간 협조가 요구돼 컨소시엄 주도의 연구개발(R&D)이 활발해지고 있다.
일본은 레조낙(Resonac)이 주도하는 컨소시엄 Joint2가 일본 신에너지‧산업기술종합개발기구(NEDO) 프로젝트 일환으로 2021년부터 테스트 플랫폼 형성 및 마이크로 범프 접합기술, 미세 배선기술, 대형기판 기술 등을 개발하고 있다.
Joint2의 목표는 범프 크기 직경 10마이크로미터에 선폭(L/S) 1/1마이크로미터인 미세배선, 140밀리미터각 대형기판을 개발하는 것이며 현재 직경 20마이크로미터, 배선 2/2마이크로미터, 기판 120밀리미터각 시제품 제작에 성공해 2026년 목표 달성이 가능할 것으로 기대된다.
일본 산업기술종합연구소(AIST) 역시 2021년부터 TSMC(Taiwan Semiconductor Manufacturing) 일본법인이 운영하는 3DIC 연구개발센터와 공동 연구를 진행하고 있다.
TSMC는 2022년 6월 쓰쿠바(Tsukuba) 서부사업소 고기능 IoT(사물인터넷) 디바이스 연구개발동에 3DIC 센터를 설립한 바 있다.
3DIC 센터는 5나노미터 노드보다 진보된 기술을 고려한 패키징 기술을 개발하며, TSMC의 CoWoS(Chip on Wafer on Subtrate) 기술을 베이스로 열 인터페이스 소재에 대한 핵심 요소 및 생산과 직결된 라인 개발을 진행하고 있다. 

인터포저, 유리·수지 기술 활용 소재 혁신
인터포저는 유리와 수지를 활용해 코스트다운이 추진되고 있다.
2.5D 패키징 기술은 상용화돼 실리콘(Silicone) 웨이퍼를 활용한 인터포저를 필두로 이미 채용이 이루어지고 있으나 웨이퍼부터 제조하기 때문에 코스트 문제가 있고 비용 절감을 위해 유리 및 수지 기판을 활용한 인터포저 개발이 진행되고 있다.
유리 인터포저는 일본 AGC, 미국 코닝(Corning) 등 유리 생산기업이 기재를 개발하고 있으며 Joint2 참여기업인 DNP(Dai Nippon Printing)는 2024년 인터포저 양산 계획을 세우는 등 상용화 준비를 추진하고 있다.
수지 인터포저는 TSMC 뿐만 아니라 일본 신코전기(Shinko Electric)도 패키지 기판 적용을 위한 개발에 노력하고 있다.
수지는 배선 미세화하기에는 열변형 등의 문제가 남아 있으나 추가 코스트다운과 기판 박판화가 가능할 것으로 전망됨에 따라 앞으로도 개발이 활성화될 것으로 기대된다.

패키지 기판 개발 가속화…
반도체 소자를 접합하는 패키지 기판도 개발이 활기를 띠고 있다.
반도체가 고기능화되면서 기판 소재 개발도 활성화되고 있으며, 특히 동작 주파수를 높여 전송손실을 낮추는 저유전 소재의 중요성이 증대되고 있다.
이비덴(Ibiden)은 하이엔드 분야에서 글로벌 점유율 1위로 2022년 12월 기후현(Gifu)에서 일본 최대 생산능력을 갖춘 오노(Ohno) 사업장 착공에 들어가면서 장기적인 수요 증가에 대응하기 위한 준비를 진행하고 있다.
MGC(Mitsubishi Gas Chemical)는 글로벌 반도체 패키지 기판 소재 시장점유율 약 40%로 1위이며 고기능제품용 BT(Bismaleimide Triazine) 수지를 공급하고 있고 박판화와 저유전 특성을 양립시키기 위해 중간 소재인 동장적층판으로 저유전 BT 수지에 일부 고유전 BT 수지를 조합하는 솔루션을 제안하고 있다.
파나소닉(Panasonic)은 반도체 디바이스 소재를 Lexcm 브랜드로 통일해 공급하며 패키지 기판소재 역시 Megtron GX를 Lexcm GX로 브랜드를 변경했다.
봉지재 및 접착제 등과 함께 시너지를 발휘할 수 있는 솔루션을 강화하고 있으며 최첨단 로직과 인공지능(AI) 칩 등이 같이 탑재되면서 대면적 패키지 기판과 자동차용 등 신뢰성이 높은 그레이드 공급을 확대할 계획이다.

저온장착, 반도체 정밀화 향상…
저온장착 기술은 열팽창, 열변형 문제가 남아 있으나 관련기업들의 관심이 높아지고 있다.
벤처기업 Connectec Japan은 최저 섭씨 80도부터 대응이 가능한 저온 장착기술 Monster Pac 상용화를 추진하고 있으며 이미 PET(Polyethylene Terephthalate)에 디바이스를 장착하거나 열에 약한 센서 디바이스 상업화에 성공해 채용실적을 쌓은 것으로 알려졌다.
Connectec Japan은 미쓰이케미칼(Mitsui Chemicals), 발카(Valqua) 등 소재 생산기업과 연계해 IoT를 중심으로 사업 확대를 추진하고 있으며 3D 실장을 목표로 인터포저, 패키지 기판에 도입할 기술을 개발하고 있다.
특히, 칩렛은 다수의 칩에 대한 높은 수준의 위치 조정이 요구되기 때문에 유망 분야로 평가하고 앞으로 보급을 확대할 계획이다.
시스템 온 칩 테스트 분야 점유율 1위인 일본 Advantest는 차세대용 테스트 시스템 개발에 착수했으며 생산 중 여러 검사를 실시하거나 성능 테스트 공정에 도입하는 방안을 고려하고 있다.
3D 실장 및 칩렛은 양품 선별이 가능하나 디바이스 1기에 다수의 반도체 소자를 탑재하기 때문에 실장할 때 개별 소자에 불량이 발생하면 전체 디바이스가 손실될 리스크가 존재하며 기능 및 성능 테스트 공정이 복잡해지고 소요 시간이 길어지는 것 역시 과제이다.

친환경 트렌드 타고 저전력 요구 강화…
차세대 패키징 기술은 소비 전력 감축 니즈가 확대되고 있다.
화석연료 가격 상승, 물류 혼란이 초래한 세계적인 전력 위기와 SDGs(지속가능한 개발목표) 등에 따른 친환경 트렌드 확대에 대응하기 위해 반도체도 소비 전력을 줄이기 위한 아이디어가 요구되고 있다.
차세대 패키징은 로직 등의 고집적화를 통한 배선손실 저감과 더 세밀한 전류 측정을 통한 동작관리를 가능하게 할 것으로 평가된다.
디바이스를 고밀도로 집적하면 열대책 역시 중요해지기 때문에 구리 매립 등의 기술개발이 추진되고 있다.
전력을 제어하는 파워반도체 분야에서도 패키징 기술이 중요해지고 있다.
특히, SiC(탄화규소)와 GaN(질화갈륨) 등 화합물 반도체는 기존 실리콘 대비 높은 전력 효율을 구현하기 때문에 전기자동차(EV)와 서버 기기 등에서 빠른 속도로 채용이 확대되고 있다.
패키징 분야에서도 세라믹 기판이 보유한 방열성 강화 등 소재 레벨에서 기능 향상이 요구되고 대전력·높은 내열성 등 로직·메모리와는 상이한 관점에서 기술 개발이 활성화되고 있다. (Y)