화학뉴스

TSMC(Taiwan Semiconductor Manufacturing)가 차세대 3차원 패키지(3DIC) 기술 개발을 본격화한다.
TSMC는 일본 쓰쿠바(Tsukuba)에 설립한 TSMC Japan 3DIC 연구개발(R&D) 센터(JRDC)에서 클린룸을 완공하고 최근 가동에 돌입했다.
이미 타이완에 세계 최초로 반도체 패키지 공장에 반송‧보관설비를 조합한 자동화 시스템(AMHS)을 도입하고 있으나 JRDC에도 타이완 공장과 동일한 환경을 조성함으로써 타이완보다 앞선 세대의 고밀도 실장을 목표로 양산기술을 확립할 예정이다.
TSMC는 JRDC를 통해 산업기술종합연구소(AIST), 도쿄(Tokyo)대학, 소재‧장치 생산기업들과 협력해 방열성, 전기특성이 우수한 신소재를 개발하고 있다.
클린룸에서는 칩을 절단장치로 절단한 후 점착시트가 부착된 웨이퍼에 올려 프레임을 받치고 카세트에 장착해 다음 공정으로 반송, 이후 접합된 칩과 기판에 핸더볼‧히트싱크 등을 부착해 트레이로 다시 반송하는 작업을 수행하고 있다.
수요기업마다 기판 두께나 크기가 달러 반송용기는 커스텀 대응이 가능하며 초박형 패키지 InFO 뿐만 아니라 서버용 3DIC인 CoWoS 등 다양한 패키지를 개발할 수 있다.
오퍼레이터는 현실공간과 가상공간의 정보를 함께 표시하는 기기를 장착함으로써 멀리서도 칩의 전기특성을 보면서 공동으로 작업할 수 있는 측정공정을 완성했다.
TSMC는 독자적인 실리콘 다이오드 3차원 적층기술인 SoIC과 InFO, CoWoS 기술을 계속 강화할 예정이다.
SoIC는 100% 뱀부 없이 접합할 예정이나 보이드를 생략한 견고한 접합이 과제여서 접합 정확도 및 형상, 왜곡 개선과 함께 접합 간격을 기존의 절반 이하인 수마이크로미터로 줄일 계획이다.
전기회로가 3/2나노미터 등인 차세대 프로세스 기술을 사용하는 SoIC와 InFO, CoWoS와 첨단 검사장치를 베이스로 한 3DIC를 계속 진화시키는 것을 목표로 하고 있다.
3DIC 양산공장은 제조장치에 연결된 센서로부터 확보한 방대한 데이터를 AI(인공지능)로 분석해 제어함으로써 불량 발생률을 낮출 수 있을 것으로 기대하고 있다.
전공정에서 생산한 메모리를 적층하는 3차원 SoIC와 후공정 3DIC 등 복잡한 프로세스의 수율 향상을 목표로 하고 있다. (K)